夜上海论坛 精品范文 接口技术论文范文

接口技术论文范文

前言：我们精心挑选了数篇优质接口技术论文文章，供您阅读参考。期待这些文章能为您带来启发，助您在写作的道路上更上一层楼。

接口技术论文

第1篇

    1.1 课程设计目的 1

    1.2 课程设计的预备知识 1

    1.3 课程设计任务 1

夜上海论坛     1.4 课程设计要求 1

    第2章 总体方案设计 1

    2.1 数字温度计设计方案论证 1

    2.2 设计方案的总体框图 2

    第3章 各部分电路的实现 2

夜上海论坛     3.1 传感器电路 2

夜上海论坛     3.2 A/D转换器MAX197 4

夜上海论坛     3.3 8279驱动显示器 6

    第4章 各个部分流程图及设计 9

    4.1 A/D转换器MAX197的流程图 9

    4.2 8279 的程序及框图 11

夜上海论坛     4.3 数字式温度计的整体程序 12

夜上海论坛     第5章 15

第2篇

关键词：单片机接口电路微机硬件

MSP430超低功耗微处理器是TI公司推出的一种新型单片机。它具有16位精简指令结构，内含12位快速ADC/SlopeADC,内含60K字节FLASHROM，2K字节RAM，片内资源丰富，有ADC、PWM、若干TIME、串行口、WATCHDOG、比较器、模拟信号，有多种省电模式，功耗特别小，一颗电池可工作10年。开发简单，仿真器价格低廉，不需昂贵的编程器。

MSP430其特点有：1.8V～3.6V低电压供电；高效16位RISCCPU可以确保任务的快速执行，缩短了工作时间，大多数指令可以在一个时钟周期里完成；6微秒的快速启动时间可以延长待机时间并使启动更加迅速，降低了电池的功耗。MSP430产品系列可以提供多种存储器选择，简化了各类应用中MSP430的设计；ESD保护，抗干扰力特强。与其它微控制器相比，带Flash的微控制器可以将功耗降低为原来1/5，既缩小了线路板空间又降低了系统成本。

夜上海论坛 MSP430具有如此多的优点，可以预测在今后会有广泛的应用。但是目前仍有许多5V电池的逻辑器件和数字器件在使用，因此在许多设计中3V（含3.3V）逻辑系统和5V逻辑系统共存，而且不同的电源电压在同一电路板中混用。随着更低电压标准的引进，不同电源电压逻辑器件间的接口问题会在很长一段时间内存在。本文讨论MSP430与单片机中最常用的LSTTL电路、CMOS电路及计算机HCMOS电路的3V和5V系统中逻辑器件间的接口方法。理解这些方法可避免不同电压的逻辑器件接口时出现问题，保证所设计的电路数据传输的可靠性。

1逻辑电平不同，接口时出现的问题

夜上海论坛 在混合电压系统中，不同电源电压的逻辑器件相互接口时会存在三个主要问题：第一是加到输入和输出引脚上的最大允许电压的限制问题；第二是两个电源间电流的互串问题；第三是必须满足的输入转换门限电平问题。器件对加到输入脚或输出脚的电压通常是有限制的。这些引脚有二极管或分离元件接到Vcc。如果接入的电压过高，电流将会通过二极管或分离元件流向电源。例如3V器件的输入端接上5V信号，则5V电源将会向3V电源充电，持续的电流将会损坏二极管和电路元件。在等待或掉电方式时，3V电源降落到0V，大电流将流到地，这使总线上的高电平电压被下拉到地。这些情况将引起数据丢失和元件损坏。必须注意的：不管是在3V的工作状态或是0V的等状态都不允许电流直接流向Vcc。另外用5V的器件来驱动3V的器件有很多不同情况，各种电路间的转换电平也存在不同情况。驱动器必须满足接收器的输入转换电平，并要有足够的容限保证不损坏电路元件。

2可用5V容限输入的3V逻辑器件

3V的逻辑器件可以有5V输入容限的器件有LVC、LVT、ALVT、LCX、LVX、LPT和FCT3等系列。此外，还有不带总线保持输入的飞利浦ALVC也是5V容限。

夜上海论坛 2.1ESD保护电路

夜上海论坛 3V器件可以有5V的输入容限。一般数字电路的输入端都有一个静电放电（ESD）保护电路。如图1（a）所示，传统的CMOS电路通过接地的二极管D1、D2对负向高电压限幅实现保护，正向高是则由二极管D3箝位。这种电路为了防止电流流向Vcc电源，最大输入电压被限制在Vcc+0.5V。对Vcc为3V的器件来说，当输入端直接与大多数5V器件输出端接口时允许的输入电压太低大多数3V系统加到输入端的电压可达3.6V以上。有些3V系统可以使用两个MOS场效应管或晶体管T1、T2代替二极管D1、D2，如图1（b）所示。T1、T2的作用相当于快速剂纳二极管对高电压限幅。由于去掉了接到Vcc的二极管D3，因此最大输入电压不受Vcc的限制。典型情况下，这种电路的击穿电压在7～10V之间，因此可以适合任何5V系统的输入电压。

夜上海论坛 由上述分析可知，改进后具有ESD保护电路的3V系统的输入端可以与5V系统的输出端接口。

2.2总线保护电路

夜上海论坛 总线保护电路就是有一个MOS场效应管用作上拉或下拉器件，在输入端浮空（高阻）的情况下保护输入端处于最后有效的逻辑电平。图2（a）中的电路为一LVC器件总线保护电路，采取改进措施而使其输入端具有5V的容限。其基本原理如下：P沟道MOS场效应管具有一个内在的寄生二极管，它连接在漏极和衬底之间，通常源极与衬底是连在一起的，这就限制了输入电压不能高于Vcc+0.5V。现在的措施是用常闭接点S1将源极与衬底相连，当输入端电压比Vcc高0.5V时，比较器使S2闭合，S1断开，输入端电流不会通过二极管流向Vcc而使输入具有5V的容限。图2（b）是LVT和LAVT器件总线保持电路的例子。这种电路用了一个串联的肖特基二极管D，消除了从输入到Vcc的电流通路，从而可以承受5V输入电压。对于3V的总体保持LVC、LVT和ALVT系列器件可以承受5V的输入电压。但对于3V的ALVC、VCX等系列器件则不能，它们的输入电压被限制在Vcc+0.5V。

图3是用于3VCMOS器件输出电路的简化形式。当输出端电压高于Vcc+0.5V（二极管压降）时，P沟道MOS场效应管的内部二极管会形成一条从输出端到Vcc的电流通路。这种电路在与5V器件相接时需要加保护电路。

夜上海论坛 图4是一种带保护电路的CMOS器件输出电路。当输出端电压高于Vcc时，比较器使S1开路，S2闭合，电流通路消失。这样在三态方式时就能与5V器件相接。

夜上海论坛 2.3biCMOS输出电路

夜上海论坛 LVT和ALVT器件的biCMOS输出电路如图5所示。它用双极NPN晶体管和CMOS场效应管来获得输出电压摆幅达到电源电压的要求。电流不会通过NPN双极晶体管回流到Vcc，但在P沟道MOS场效应管中的内在二极管仍然会形成一条从输出端到Vcc的电流通路（为了简化，图5中没有画出该二极管）。因此这种电路不能接高于Vcc的电压。

夜上海论坛 对图5电路所加的保护电路如图6所示。增加了反向偏置的肖特基二极管，用以防止电流从输出端流到Vcc。图6中的输出端与5V驱动器共用一条总线。在三态方式时，电路可以得到保护。当出现总线争夺即两个驱动器都以高电平驱动总线时，比较器将P沟道MOS场效应管断开。当3V器件处于等待方式而3V电源为0时，比较器和肖特基二极管可以起保护作用。

3接口电路的有关参数

了解了3V器件为什么具有5V容限后，在MSP430与LSTTL、HCMOS、CMOS电路实现相互联接之间，要先了解各种电路和器件的参数，如表1所示。

表1各种电路和器件参数

参数

夜上海论坛 电路电源电压范围输入电平输出电平

V（V）VIH（V）VIL（V）VOH（V）VOL（V）

夜上海论坛 LSTTL4.5～5.520.82.70.4

夜上海论坛 CMOS3～18（取Vcc=5）3.51.54.50.5

夜上海论坛 HCMOS2～63.515.20.4

MSP4301.83.60.8Vcc0.2VccVcc-0.60.6

ALVT系列3.3或2.51.70.82.00.2～0.55

LVC系列1.65～5.50.7Vcc0.3Vcc2.7～5.50.1～0.55

4接口实现

夜上海论坛 不同电源电压的逻辑器件相互接口时存在的主要问题是逻辑信号电平的配合问题，就是前级电路输出的电平要满足后级电路对输入电平的要求。此外还有负载电流的配合问题，即前级电路的输出电流应大于后级电路对输入电流的要求，同时不应造成器件损坏。还有就是在高速或有严重干扰的场合，必须考虑接口对系统和抗干扰性能带来的不良影响。这里主要讨论逻辑信号电平的配合问题。因为对于负载电流配合问题只是一个带负载能力。而抗干扰问题则用本文中提到的方法都可以忽略。

夜上海论坛 4.1LSTTL-MSP430

夜上海论坛 如表1所示，LSTTL电路的高电平输出电压VOH约为2.7V，MSP430的高电平输入约为0.8VCC，LSTTL电路的低电平输出电压VOL约为0.4V，MSP430的低电平输入电压VIL的0.2VCC。如果0.8Vcc小于2.7V且0.2Vcc大于0.4V时，不存在逻辑信号电平的配合问题，可以直接连接。如果0.8Vcc大于2.7V或0.2Vcc小于0.4V时，就出现了逻辑信号电平的配合问题。为了增大LSTTL电路的输出高电平，利用TI公司的LVC系列。从表1中可以看到LVC系列产品的高电平输出电压和低电平输出电压都符合要求。

夜上海论坛 4.2CMOS-MSP430

在接口时使CMOS和MSP430使用同一电源，例如3V电源可以直接驱动。如果实际情况不允许，则根据1表，通过ALVT系列的器件就可以实现CMOS驱动MSP430。

4.3HCMOS-MSP430

同上述CMOS分析一样，同样选用ALVT来驱动MSP430。

夜上海论坛 4.4MSP430驱动LSTTL、CMOS和HCMOS

夜上海论坛 MSP430的输出引脚（P0.x、P1.x、P2.x、P3.x、P4.x、Oy）都有规定的外接电阻。外接电阻的大小取决于电源电压Vcc的大小。如果输出电流比规定的要大，就需要输出驱动器。图7所示为限制MSP430输出电流的电阻最小值。设计以Vcc=3V，通过这些器件可以驱动需要大电流的LSTTL、HCMOS和CMOS电路接口。

5两种电平移位器件

5.1双电源电平移位器74LVC4245

夜上海论坛 74LC4245是一种双电源的电平移位器，如图8所示。5V端用5V电源作为Vcc(A)，而3V端则用3V作为Vcc(B)。它的功能类似于常用的收发器74LVC245，所不同的是用两个电源而不是一个电源。74LVS4245的电平移位在其内部进行。双电源能保证两边端口的输出摆幅都能达到满电源幅值，并且有很好的噪声抑制性能。因此该器件用来驱动5VCMOS器件是很理想的。缺点是增加了功耗。

5.274LVC07

第3篇

关键词：EPP增强并口uPSD323XPSDsoftEXPRESS

引言

在IBM公司推出PC机时，并行端口已经是PC机的一部分。并口设计之初，是为能代替速度较慢的串行端口驱动当时的高性能点阵式打印机。并口可以同时传输8位数据，而串口只能一位一位地传输，传输速度慢。随着技术的进步和对传输速度要求的提高，最初的标准并行端口即SPP模式的并行端口的速度已不能满足要求。1994年3月，IEEE1284委员会颁布了IEEE1284标准.IEEE1284标准提供的在主机和外设之间的并口传输速度，相对于最初的并行端口快了50～100倍。IEEE1284标准定义了5种数据传输模式，分别是兼容模式、半字节模式、字节模式、EPP模式和ECP模式。其中EPP模式、ECP模式为双向传输模式。EPP模式比ECP模式更简洁、灵活、可靠，在工业界得到了更多的实际应用。本文介绍的一种基于uPSD323X的EPP增强并口的设计核心是，使用uPSD323X内部的CPLD实现EPP接口。

1EPP接口协议介绍

EPP(EnhancedParallelPort,增强并行端口)协议最初是由Intel、Xirocm、Zenith三家公司联合提出的，于1994年在IEEE1284标准中。EPP协议有两个标准：EPP1.7和EPP1.9。EPP接口控制信号由硬件自动产品，整个数据传输可以在一个ISAI/O周期完成，通信速率能达到500KB/s～2MB/s。

夜上海论坛 EPP引脚定义如表1所列。

表1EPP接口引脚定义

夜上海论坛 对应并口引脚EPP信号方向说明

1nWrit输出指示主机是向外设写（低电平）还是从外设读（高电平）

2～9Data0～7输入/输出双向数据总线

夜上海论坛 10Interrupt输入下降沿向主机申请中断

11nWait输入低电平表示外设准备好传输数据，高电平表示数据传输完成

夜上海论坛 12Spare输入空余线

13Spare输入空余线

夜上海论坛 14nDStrb输出数据选通信号，低电平有效

夜上海论坛 15Spare输入空余线

16Ninit输出初始化信号，低电平有效

17nAStrb输出地址数据选通信号，低电平有效

18～25GroundGND地线

1.1EPP接口时序

EPP协议定义了4种并口周期：数据写周期、数据读周期、地址写周期和地址读周期。数据周期用于计算机与外设间传送数据；地址周期用于传送地址、通道、命令、控制和状态等辅助信息。图1是EPP数据写的时序图。图1中，nIOW信号实际上在进行EPP数据写时并不会产生，只不过是表示所有的操作都发生在一个I/O周期内。在t1时刻，计算机检测nWait信号，如果nWait为低，表明外设已经准备好，可以启动一个EPP周期了。在t2时刻，计算机把nWrite信号置为低，表明是写周期，同时驱动数据线。在t3时刻，计算机把nDataStrobe信号置为低电平，表明是数据周期。当外设在检测到nDataStrobe为低后读取数据并做相应的数据处理，且在t4时刻把nWait置为高，表明已经读取数据，计算机可以结束该EPP周期。在t5和t6时刻，计算机把nDataStrobe和nWrite置为高。这样，一个完整的EPP数据写周期就完成了。如果就图1中的nDataStrobe信号换为nAddStrobe信号，就是EPP地址写周期。

图2是EPP地址读周期。与EPP写周期类似，不同的是nWtrite信号置为高，表明是读周期，并且数据线由外设驱动。

夜上海论坛 从EPP读、写周期可以看出，EPP模式的数据传输过程是一个信号互锁的过程。以EPP写周期为例子，当检测到nWait为低后，nDataStrobe控制信号就会变低，nWait状态信号会由于nDataStrobe控制信号的变低为而高。当计算机检测到

nWait状态信号变高后，nDataStrobe控制信号就会变高，一个完整的EPP写周期结束。因此，EPP数据的传输以接口最慢的设备来进行，可以是主机，也可以是外设。

夜上海论坛 1.2EPP增强并口的定义

夜上海论坛 EPP增强并口模式使用与标准并口（SPP，StandardParalledPort）模式相同的基地址，定义了8个I/O地址。基地址+0是SPP数据口，基地址+1是SPP状态口，基地址+2是SPP控制口。这3个口实际上就是SPP模式下的数据、状态和控制口，保证了EPP模式和SPP模式的软硬件兼容性。

夜上海论坛 基地址+3是EPP地址口。这个I/O口中写数据将产生一个连锁的EPP地址写周期，从这个I/O口中读数据将产生一个连锁的EPP地址读周期。在不同的EPP应用系统中，EPP地址口可以根据实际需要设计为设备选择、通道选择、控制寄存器、状态信息等。给EPP应用系统提供了极大的灵活性。

基地址+4是EPP数据口。向这个I/O口中写数据将产生一个连锁的EPP数据写周期，从这个I/O口读数据将产生一个连锁的EPP数据写周期。基地址+5～+7与基地址+4一起提供对EPP数据口的双字操作能力。EPP允许主机在此个时钟周期内写1个32位双字，EPP电路再把32位双字拆为个字节依次从EPP数据口中送出去。也可以用其所长6位字方式进行数据传送。

夜上海论坛 由于EPP通过硬件自动握手，对EPP地址口和EPP数据口的读写操作都自动产生控制信号而无需软件生成。

夜上海论坛 2uPSD323X及其开发环境PSDsoftEXPRESS

ST公司的uPSD323X是带8032内核的Flash可编程系统器件，将于8032MCU、地址锁存器、Flash、SRAM、PLD等集成在一个芯片内。其主要特点如下：具有在线编程能力和超强的保密功能；2片Flash保存器，1片是128K或者256K的主Flash存储器，另一片是32K的从Flash存储器；片内8K的SDRAM；可编程的地址解码电路（DPLD），使存储器地址可以映射到8032寻址范围内的任何空间；带有16位宏单元的3000门可编程逻辑电路（CPLD），可以实现EPP接口等及一些不太复杂的接口和控制功能；2个异步串口、I2C接口、USB接口、5通道脉冲宽度调节器、50个I/O引脚等。由于uPSD323X采用的是8032内核，因此可以完全得到KeilC51编程器的PSDsoftEXPRESS是ST公司针对PSD系列产品（包括uPSD）开发的基于Windows平台的一套软件开发环境。经过不断升级，目前最新版是PSDsoftEXPRESS7.9。它提供非常容易的点击设计窗口环境用户不需要自己编程，也不需要了解HDL语言，只有点击鼠标即可完成对地址锁存器、Flash、可编程逻辑电路等外设的所有配置和写入。它支持所有PSD器件的开发，使用PSDsoftEXPRESS工具对uPSD323X系列器件的可编程逻辑电路的操作简单、直观。PSDsoftEXPRESS工具可以在ST网站（/psd）免费下载。

3用uPSD323X实现EPP接口设计

3.1硬件接口

夜上海论坛 EPP增强并口的速度最高可达到500KB/s～2MB/s,这对外设的接口设计提供了一个很高的要求，如果外设响应太慢，系统的整体性能将大大下降。用户可编程逻辑器件，系统的整体性能将大大降低。用户可编程逻辑器件，如FPGA（FieldProgrammableGatesArray,现场可编程门阵列）和CPLD（ComplexProgrammableLogicDevice,复杂可编程逻辑器件），可以实现EPP增强并口的接口设计，这种实现方案可以达到并口中的速度极限，并且保密性好。ST公司的uPSD323X内部集成了可编程逻辑电路（CPLD），因此使用uPSD323X可以很好地实现EPP增强并口的接口设计。

EPP接口（EPP1.7）外设硬件接口原理如图3所示。在本设计中，uPSD323X通过中断的方式接收PC机并口的数据，并且当外设准备好数据上传到PC机时，PC机采用的也是中断方式接收外设的数据。

在上述硬件电路的基于上实现EPP并口通信还需做两部分的工作：一部分工作是在PSDsoftEXPRESS工具中完成对CPLD的数据的锁存；另一部分工作是在KEILC51环境下编写中断服务程序，实现EPP数据的读取和发送。

图3

3．2对CPLD的编程及其实现数据锁存的过程

在PSDsoftEXPRESS工具中，将PA端口（EPPD0～EPPD7）配置成带有时钟上升沿触发的寄存器类型（PTclockedregister）的输入宏，PB0（nWait）配置成上升沿触发的D类型寄存器（D-typeregister）的输出宏，PB3（nWrite）、PB4(nDstrb)、PB2(nAstrb)配置成CPLD逻辑输入（logicinput）口。NDstrb信号和nAstrb信号各自取反再相与后的值作为输入宏单元和输出宏单元的时钟。上述对PA、PB端口的配置用方程式表示如下：

夜上海论坛 PORTAEQUATIONS：

=======================

夜上海论坛 !EPPD7_LD_0=nAstrb&nDstrb;

EPPD0.LD=EPPD3_LD_0.FB;

!EPPD3_LD_0=nAstrb&nDstrb;

EPPD1.LD=EPPD3_LD_0.FB;

!nWait_C_0=nAstrb&nDstrb;

EPPD2.LD=EPPD3_LD_0.FB;

EPPD3.LD=EPPD3_LD_0.FB;

EPPD4.LD=FPPD7_LD_0.FB;

EPPD5.LD=EPPD7_LD_0.FB;

夜上海论坛 EPPD6.LD=EPPD7_LD_0.FB;

EPPD7.LD=EPPD7_LD_0.FB;

夜上海论坛 PORTBEQUATIONS:

=======================

nWait.D:=1;

nWait.PR=0;

nWait.C=nWait_C_0.FB;

nWait.OE=1;

nDstrb.LE=1;

nAstrb.LE=1;

EPP数据的锁存过程如下：以计算机向外设传输数据（即EPP数据写周期）为例子，计算机首先检测nWait信号，如果nWait为低计算机把nWrite信号置为低，表明是写周期，同时将数据放到数据总线上，然后置低nDstrb信号。此时，nDstrb信号会出现一个上升沿，此上升沿会将PA端口的数据锁存到输入宏；同时，此上升沿使nWait信号变高，表示外设正忙阻计算机发数年。当计算机检测到nWait信号为高后就会将数据握手信号nDstrb变高，EPP数据写周期结束。上述EPP数据的锁存和nWait握手信号的产生都由硬件产生，因此数据传输速度快。整个数据传输过程可以在一个I/O周期内完成，锁存到输入宏的数据的读取和nWait信号的清除则在外部中断0服务程序软件完成。

夜上海论坛 3．3中断服务程序的功能描述及流程

夜上海论坛 由硬件原理图可以看出，EPP并口的nDstrb和nAstrb信号线分别连到uPSD323X的外部中断定和外部中断1引脚。当发生EPP数据读写时，nDstrb信号就会产生一个下降沿，引起外中断定中断。当发生EPP地址读写时，nAstrb信号就会产生一个下降沿，引起外中断1中断。外部中断0和外部中断1的中断服务程序的功能是相同的，只不过前者接收或发送的是数据而后者是地址、命令等。以外部中断0的中断服务程序为例，详细介绍数据正向传输（计算机向外设发送数据）和反向传输（外设向计算机传送数据）时中断服务程序的功能。外部中断0中断服务程序流程如图4所示。

（1）数据正向传输

当发生EPP数据写周期时，即数据正向传输时，计算机首先检测nWait信号。如果nWait为低，表示外设已准备好接收数据。计算机把nWrite信号置为低，表明是写周期，同时将数据放到数据总线上，然后置低nDstrb。NDstrb信号就会产生一个下降沿，此下降沿一方面将PA端口的数据锁存到输入宏并使nWait信号变高，表示外设正忙另一方面引起外部中断0中断，在外部中断0的中断服务程序中读取输入宏锁存的数据，然后将nWait信号清零通知计算机现在外设已经准备好可以再次接收数据了。

（2）数据反向传输

外设准备好数据需要上传到计算机时，uPSD323X就会将数据放到PA端口，同时置低Intr信号线，向计算机申请一个中断，计算机中由一个硬件驱动程序来处理并口的硬件中断。驱动程序在并口中断服务程序中，通过读取EPP数据口获得外设上传的数据。由于EPP接口的握手信号由硬件产生，当计算机读取EPP数据口时同样会检测nWait信号。如果nWait为低，计算机把nWrite信号置高，表明是读周期，然后置低nDstrb,nDstrb信号就会产生一个下降沿。此下降沿使nWait信号变高，同时引起uPSD323X外部中断定中断。在外部中断0的中断服务程序中，为确保计算机将PA端口的数据取走，需不断检测nDstrb是否为高。当nDstrb为高时，表示计算机已将PA端口听数据读走，然后中断服务程序将nWait置低，EPP数据读周期结束。